(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-70242

(43)公開日 平成8年(1996)3月12日


(51) Int.Cl. ⁶ H 0 3 K 5/13	識別記号	庁内整理番号	FΙ	技術表示箇所
H 0 3 H 11/26	A B	8628 - 5 J 8628 - 5 J		
H 0 3 K 5/15				
			H 0 3 K	
			審査請求	未請求 請求項の数10 FD (全 22 頁)
(21)出願番号	特願平6-219496		(71)出願人	000003078
				株式会社東芝
(22)出願日	平成6年(1994)8月] 22日		神奈川県川崎市幸区堀川町72番地
			(72)発明者	丹沢 徹
(31)優先権主張番号	特願平6-141598			神奈川県川崎市幸区小向東芝町1番地 株
(32)優先日	平6 (1994) 6月23日	3		式会社東芝研究開発センター内
(33)優先権主張国	. 日本 (JP)		(72)発明者	作井 康司
				神奈川県川崎市幸区小向東芝町1番地 株
				式会社東芝研究開発センター内
			(72)発明者	
				神奈川県川崎市幸区小向東芝町1番地 株
				式会社東芝研究開発センター内
			(74)代理人	弁理士 鈴江 武彦
				最終頁に続く

(54) 【発明の名称】 遅延回路

(57)【要約】

【目的】 電源電圧レベル、接地レベルやトランジスタ のコンダクタンスが変動しても安定な遅延時間を有し得るだけでなく、回路面積や消費電流を小さくすることが 可能な遅延回路を提供すること。

【構成】 pMOS集積回路に用いる遅延回路において、スタンドバイ時からアクティブ時への入力信号の反転に応じて第1の電位を発生する定電圧発生部11,第1の電位に比例する電流を発生する定電流発生部12,及びこの定電流発生部12からの電流によって蓄電されるキャパシタ13からなる蓄電回路10と、第1の電位とキャパシタ13の一端に現れる第2の電位との差を増幅する増幅回路20とを具備してなることを特徴とする。



【特許請求の範囲】

【請求項1】スタンドバイ時からアクティブ時への入力信号の反転に応じて第1の電位を発生する定電圧発生部と、第1の電位と第1の電源電圧との差に比例する電流を発生する定電流発生部と、第1の端子が第1又は第2の電源電圧に固定され、第2の端子がスタンドバイ時に第1の電源電圧に蓄電され、アクティブ時に前記定電流発生部からの電流によって蓄電されるキャパシタと、から構成された蓄電回路と、

第1の電位と前記キャパシタの第2の端子に現れる第2 の電位との差を増幅する増幅回路とを具備してなること を特徴とする遅延回路。

【請求項2】前記蓄電回路は、ソースが第2の電源電圧端子に接続され、ゲートとドレインが接続された第1のMOSトランジスタと、このMOSトランジスタのドレインと第1の電源電圧端子との間に接続された抵抗素子と、ソースが第2の電源電圧端子に接続され、ゲートが第1のMOSトランジスタのゲートに接続され、ドレインが前記キャパシタの一端に接続された第2のMOSトランジスタとで構成され、

第1のMOSトランジスタのドレイン又は前記抵抗素子を分割した分割点の電位を第1の電位とし、第2のMOSトランジスタと前記キャパシタの接続点の電位を第2の電位として出力することを特徴とする請求項1記載の遅延回路。

【請求項3】前記抵抗素子の抵抗値と、第2のMOSトランジスタのコンダクタンスに対する第1のMOSトランジスタのコンダクタンスの比と、前記キャパシタの容量値との積で遅延時間が与えられることを特徴とする請求項2記載の遅延回路。

【請求項4】前記入力信号を前記蓄電回路のみではなく 前記増幅回路にも与え、該増幅回路をアクティブ時のみ 活性化することを特徴とする請求項1記載の遅延回路。

【請求項5】入力信号を遅延した複数の信号を出力する 遅延回路であって、

1つ又は互いに比例する複数の定電圧を出力する定電圧 発生部と、

この定電圧発生部からの定電圧の少なくとも1つが入力され、該入力された電圧と第1の電源電圧との差に比例する定電流を発生する1つ又は複数個の定電流発生部と

第1の端子が第1又は第2の電源電圧に固定され、スタンドバイ時には第2の端子の電圧が第1の電源電圧にされ、アクティブ時には前記定電流発生部からの定電流によって蓄電される一つ又は複数個のキャパシタと、

前記キャパシタの第2の端子の電圧と前記定電圧発生部 からの定電圧との差を増幅する1つ又は複数個の増幅回 路とを具備してなることを特徴とする遅延回路。

【請求項6】入力信号を遅延したN(N≥2)個の信号 を出力する遅延回路であって、 1番目の出力信号に係わるキャパシタは前記入力信号に よってアクティブになり、

(n+1)番目(1≤n≤N-1)の出力信号に係わる キャパシタはn番目の出力信号によってアクティブにな ることを特徴とする請求項5記載の遅延回路。

【請求項7】前記定電流発生部の入力電圧は、コマンドによって前記定電圧発生部の複数の出力電圧の中から少なくとも1つが選択されることを特徴とする請求項5又は6に記載の遅延回路。

10 【請求項8】前記キャパシタに蓄電される定電流は、コマンドによって前記定電流発生部の複数の出力電流の中から少なくとも1つが選択されることを特徴とする請求項5又は6に記載の遅延回路。

【請求項9】前記定電圧発生部は、ソースが第2の電源電圧端子に接続され、ゲートとドレインが第1の接続点に接続された第1のMOSトランジスタと、第1の接続点と第1の電源電圧端子との間に直列に分割接続された抵抗素子とで構成され、

前記定電流発生部は、ソースが第2の電源電圧端子に接 20 続され、ゲートが第1の接続点又は抵抗素子の分割点に 接続され、ドレインが前記キャパシタの一端に接続され る1つ又は複数の第2のMOSトランジスタとで構成さ れ、

前記増幅回路は、第1の接続点又は分割された抵抗素子の分割点の電位と前記キャパシタの他端の電位の差を増幅するものであることを特徴とする請求項5~8のいずれかに記載の遅延回路。

【請求項10】第1及び第2のMOSトランジスタがp チャネルの場合は、第1の電源電圧は第2の電源電圧に 30 対して正電圧とし、第1及び第2のMOSトランジスタ がnチャネルの場合は、第2の電源電圧は第1の電源電 圧に対して正電圧とすることを特徴とする請求項2, 3、4又は9に記載の遅延回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、電気信号を遅延する遅延回路に係わり、特にMOS集積回路に適した遅延回路に関する。

[0002]

40 【従来の技術】従来、遅延回路としては各種の構成が提案されているが、MOSトランジスタを用いた遅延回路としては次のようなものが知られている。

【0003】図31は、MOSトランジスタを用いた従来の遅延回路の第1の例を示す図である。入力信号Vinは、スタンドバイ時にはロー、アクティブ時にはハイとなる。従って、スタンドバイ時にはpチャネルトランジスタQp17によってキャパシタC4に電源電圧Vccが充電され、その結果、出力信号Voutはローになっている。入力信号Vinがローからハイになると、キャパシタC4に蓄えられていた電荷はnチャネルトランジスタQ

3

n20 によって放電されていき、インバータI8 の入力電位はハイからローになっていく。そして、インバータI8 の入力電位がインバータI8 のしきい電圧Vinv より下がると、出力信号Vout はローからハイに変わる。

【0004】従って、入力信号Vinがローからハイに変わってから、出力信号Vout がローからハイに変わるまでの遅延時間Tは、インバータI8の入力電位が電源電圧VccからインバータI8のしきい電圧Vinv になるまでの時間に等しい。遅延時間Tが電源電圧Vccの変動によっても不変であるようにするために、インバータI8を構成するpチャネルトランジスタの電流供給能力をエティネルトランジスタの電流供給能力に比べて大きくすることによって、インバータI8のしきい電圧Vinvを(Vcc-Vt)に近い大きさにしている。ここで、VtはインパータI8を構成するpチャネルトランジスタのしきい電圧を表し、それは電源電圧Vccによらない定電圧である。

【0005】しかしながら、本従来例には次のような問題がある。即ち、キャパシタC4に蓄えられていた電荷を放電するためのnチャネルトランジスタQn20のゲー 20ト電圧は、アクティブ時に電源電圧Vccであり、nチャネルトランジスタQn20の放電能力は、そのゲート電圧に依存する。従って、nチャネルトランジスタQn20の放電能力は電源電圧Vccに依存してしまい、その結果、遅延時間下は電源電圧Vccに依存する。

【0006】また、本従来例は製造ばらつきに弱いという欠点を持つ。即ち、nチャネルトランジスタのしきい電圧の変動によって放電能力が、さらにpチャネルトランジスタのしきい電圧の変動によって遅延時間下を決める放電すべき電荷量が変化する。また、長い遅延時間を 30 持つ遅延回路では、キャパシタC4 やnチャネルトランジスタQn20 の素子面積が大きくなってしまう。さらに、遅延時間下は、インバータ I8 の入力電位がVt(~1 V)だけの変化で与えられるので、放電すべき電荷量を大きくするためにキャパシタC4 又はnチャネルトランジスタQn20又はそれらの両方の素子面積が大きくなってしまう。

【0007】図32は、MOSトランジスタを用いた従来の遅延回路の第2の例を示す図である(特開平3-23709号公報)。本従来例は、電源電圧Vccとpチャネルトランジスタのしきい電圧の変動に対して比較的安定な遅延時間を持つ、遅延回路を提供している。

【0008】しかしながら、本従来例による遅延時間は、遅延回路の出力の立上がり、立下がりが緩やかとなるため、遅延回路の出力を受ける回路のしきい電圧によって変動してしまうという問題点を有する。即ち、本従来例の遅延回路自体は安定な遅延時間を有するものの、この回路の出力を受けるインバータのしきい電圧が電源電圧Vccやトランジスタのコンダクタンスの変動によってばらつき、その結果、遅延時間はばらついてしまう。

【0009】一方、複数の遅延時間を得るための遅延回路の第1の従来例として図33に示す構成が知られている。図34はその入出力波形を示す。このとき、複数の遅延時間を得るためには遅延時間と同数の単体遅延回路60が必要となる。従って、これらの遅延回路の総素子数は単体遅延回路素子数に遅延回路の数を掛けた数になり、結果として総素子面積が大きくなってしまうという問題点があった。

【0010】図35は複数の遅延時間を得るための遅延回路の第2の従来例であり、図36(a)(b)にその入出力波形を示す。図35に示される遅延回路はコマンドに応じてその遅延時間を変えることができる。コマンド信号CMDがローレベルであるときは、遅延回路T1と遅延回路T2は直列に接続される。従って、図36(a)で示されるように、入力信号Vinがローからハイになると、出力信号Voutは入力信号Vinから時間(T1+T2)だけ遅れてローからハイになる。一方、コマンド信号CMDがハイレベルであるとき遅延回路T2は省略され、遅延回路T1のみ有効となる。従って、図36(b)で示されるように、入力信号Vinがローからハイになると、出力信号Voutは入力信号Vinから時間T1だけ遅れてローからハイになる。

【0011】しかしながら、上記のようにコマンドに応じて遅延時間を変えることのできる従来の遅延回路は、利用できる遅延時間の構成要素の数だけ単位遅延回路60が必要であり、結果として総素子面積が大きくなってしまうという問題があった。

[0012]

【発明が解決しようとする課題】このように従来の遅延 回路においては、電源電圧レベルや接地レベル、或いは トランジスタのコンダクタンスが変動すると、これに伴 い遅延時間が変動するという問題があった。また、大き な遅延時間を得るには回路面積や消費電流が大きくなる という問題があった。

【0013】また、複数種の遅延時間を必要とする遅延 回路においては、利用できる遅延時間の構成要素の数だ け単位遅延回路が必要となり、総素子面積が大きくなっ てしまうという問題があった。

【0014】本発明は、上記事情を考慮してなされたもので、その目的とするところは、電源電圧レベル、接地レベルやトランジスタのコンダクタンスが変動しても安定な遅延時間を有し得るだけでなく、回路面積や消費電流を小さくすることが可能な遅延回路を提供することにある。

【0015】また、本発明の他の目的は、複数種の遅延時間を実現することができ、かつ素子面積の縮小化をはかり得る遅延回路を提供することにある。

[0016]

【課題を解決するための手段】上記課題を解決するため 50 に本発明は、次のような構成を採用している。

【0017】即ち、本発明(請求項1)は、MOS集積回路に用いる遅延回路において、スタンドバイ時からアクティブ時への入力信号の反転に応じて第1の電位を発生する定電圧発生部と、第1の電位と第1の電源電圧との差に比例する電流を発生する定電流発生部と、第1の端子が第1又は第2の電源電圧に固定され、第2の端子がスタンドバイ時に第1の電源電圧に蓄電され、アクティブ時に前記定電流発生部からの電流によって蓄電されるキャパシタと(定電圧発生部、定電流発生部及びキャパシタから蓄電回路が構成される)、第1の電位と前記 10キャパシタの第2の端子に現れる第2の電位との差を増幅する増幅回路とを具備してなることを特徴とする。

【0018】ここで、本発明の望ましい実施態様としては、次のものがあげられる。

【0019】(1) 蓄電回路は、ソースが第2の電源電圧 端子に接続され、ゲートとドレインが接続された第1の MOSトランジスタと、このMOSトランジスタのドレインと第1の電源電圧端子との間に接続された抵抗素子と、ソースが第2の電源電圧端子に接続され、ゲートが 第1のMOSトランジスタのゲートに接続され、ドレイ 20 ンがキャパシタの一端に接続された第2のMOSトランジスタとで構成され、第1のMOSトランジスタとで構成され、第1のMOSトランジスタともで構成され、第2のMOSトランジスタとキャパシタの接続点 の電位を第2の電位として出力するものであること。

- (2) 抵抗素子の抵抗値と、第2のMOSトランジスタのコンダクタンスに対する第1のMOSトランジスタのコンダクタンスの比と、キャパシタの容量値との積で遅延時間が与えられること。
- (3) 入力信号を蓄電回路のみではなく増幅回路にも与 30 え、増幅回路をアクティブ時のみ活性化すること。
- (4) 第1及び第2のMOSトランジスタはpチャネルトランジスタであり、第1の電源電圧は第2の電源電圧に対して正電圧とすること。
- (5) 第1及び第2のMOSトランジスタはnチャネルトランジスタであり、第2の電源電圧は第1の電源電圧に対して正電圧とすること。

【0020】また、本発明(請求項5)は、入力信号を 遅延した複数の信号を出力する遅延回路において、1つ 又は互いに比例する複数の定電圧を出力する定電圧発生 40 部と、この定電圧発生部からの定電圧の少なくとも1つ が入力され、該入力された電圧と第1の電源電圧との差 に比例する定電流を発生する1つ又は複数個の定電流発 生部と、第1の端子が第1又は第2の電源電圧に固定され、スタンドバイ時には第2の端子の電圧が第1の電源 電圧にされ、アクティブ時には定電流発生部からの定電 流によって蓄電される一つ又は複数個のキャパシタと、 キャパシタの第2の端子の電圧と定電圧発生部からの定 電圧との差を増幅する1つ又は複数個の増幅回路とを具 備してなることを特徴とする。 50 【0021】ここで、本発明の望ましい実施態様としては、次のものがあげられる。

- (1) 入力信号を遅延したN (N \geq 2) 個の信号を出力する遅延回路であって、1番目の出力信号に係わるキャパシタは前記入力信号によってアクティブになり、(n+1)番目($1\leq n\leq N-1$)の出力信号に係わるキャパシタはn番目の出力信号によってアクティブになること。
- (2) 定電流発生部の入力電圧は、コマンドによって定電) 圧発生部の複数の出力電圧の中から少なくとも1つが選択されること。
 - (3) キャパシタに蓄電される定電流は、コマンドによって定電流発生部の複数の出力電流の中から少なくとも1つが選択されること。
 - (4) 定電流発生部の入力電圧は、コマンドによって定電 圧発生部の複数の出力電圧の中から少なくとも1つが選 択され、キャパシタに蓄電される定電流は、コマンドに よって定電流発生部の複数の出力電流の中から少なくと も1つが選択されること。
- (5) 定電圧発生部は、ソースが第2の電源電圧端子に接続され、ゲートとドレインが第1の接続点に接続された第1のMOSトランジスタと、第1の接続点と第1の電源電圧端子との間に直列に分割接続された抵抗素子とで構成され、定電流発生部は、ソースが第2の電源電圧端子に接続され、ゲートが第1の接続点又は抵抗素子の分割点に接続され、ドレインが前記キャパシタの一端に接続される1つ又は複数の第2のMOSトランジスタとで構成され、増幅回路は、第1の接続点又は分割された抵抗素子の分割点の電位と前記キャパシタの他端の電位の差を増幅するものであること。
 - (6) 第1及び第2のMOSトランジスタはpチャネルトランジスタであり、第1の電源電圧は第2の電源電圧に対して正電圧であること。
 - (7) 第1及び第2のMOSトランジスタがnチャネルトランジスタであり、第2の電源電圧は第1の電源電圧に対して正電圧であること。

[0022]

【作用】本発明(請求項1)によれば、定電圧発生部で得られる第1の電位と第1の電源電圧の差の変化に比例して、定電流発生部及びコンデンサで得られる第2の電位が変化するため、電源電圧の変動によらず、定電流発生部の回路によって決まる定数Rとキャパシタの容量Cとで遅延時間Tが決まることになる。従って、電源電圧の変動により遅延時間Tが変動するのを防止することができる。

【0023】また、本発明における遅延回路の遅延時間 Tは、抵抗値 r と容量値 c と 2 つの p チャネルトランジ スタのコンダクタンスの比αを設定することにより、後 述する (4)式で与えられる。さらに、抵抗値 r と容量値 c と 2 つの n チャネルトランジスタのコンダクタンスの

比βを設定することにより、後述する (9) 式で与えられる。従って、電源電圧レベルや接地レベルやトランジスタのコンダクタンスが変動しても安定な遅延時間を有し得るだけでなく、回路面積や消費電流を小さくすることが可能となる。

【0024】また、本発明(請求項5)によれば、請求項1における定電圧発生部の出力電圧を複数にしたり、請求項1における定電流発生部、キャパシタ、増幅回路等を必要に応じて複数個設けることにより、複数種の遅延時間を実現することができる。つまり、利用できる遅10延時間の構成要素の数だけ単位遅延回路を必要とすることはなく、最小限の回路増加で複数種の遅延時間を達成することができ、これにより素子面積の縮小化をはかることが可能となる。

[0025]

【実施例】以下、本発明の実施例を図面を参照して説明 する。

(実施例1)図1は、本発明の第1の実施例に係わる遅延回路の基本構成を示すプロック図である。図中10は 蓄電回路であり、この蓄電回路10の出力は増幅回路2 0に供給されている。

【0026】 蓄電回路10は、入力信号の反転(スタンドバイ→アクティブ)により一定の電位を発生する定電 圧発生部11と、その電位と第1の電源電圧の差に比例した電流を発生する定電流発生部12と、定電流発生部12からの電流により蓄電されるコンデンサ13で構成されている。コンデンサ13の第1のノードは接地又は電源に接続され、第2のノードが定電流発生部12に接続されて、第2のノードはスタンドバイ時に第1の電源 電圧に蓄電されている。

【0027】定電圧発生部11の出力(第1の電位)は +出力として増幅回路20の+入力端に供給される。そ して、コンデンサ13の第2のノードに現われる電圧 (第2の電位)は、一出力として増幅回路20の一入力 端に供給されるものとなっている。

【0028】このような構成において、蓄電回路10に入力される信号がその論理を反転すると、蓄電回路10の+出力に定電圧発生部11の出力である一定の電圧が出力され、その一出力に定電圧と第1の電源電圧の差に比例する電流によって蓄電されるキャパシタ13の第2 40のノードの電位が出力される。蓄電回路10の+及び一の出力は、それぞれ増幅回路20の+及び一端子に入力される。そして、増幅回路20により、+端子の電位と一端子の電位の差が増幅される。

【0029】 蓄電回路10の十出力である一定の電圧を Vref、定電圧Vrefと第1の電源電圧Vsに比例する 電流を | Vref - Vs | / R、それによって蓄電される キャパシタ13の容量をCとすると、遅延時間TはRC 増幅回路20の一端子にはpsで与えられる。ここで、Rは電源電圧やトランジスタの しきい電圧によらない定電流発生部12の回路によって 50 る定電圧Vref が入力される。

決まる定数である。従って、遅延時間TはRとCのばら つきによってのみ変化し、電源電圧の変化には依存しな い。

【0030】このように本実施例によれば、定電圧発生部11で得られる第1の電位と第1の電源電圧の差の変化に比例して、定電流発生部12及びコンデンサ13で得られる第2の電位が変化するため、電源電圧によらず定電流発生部12の回路によって決まる定数Rとキャパシタの容量Cとで遅延時間Tが決まることになる。従って、電源電圧の変動により遅延時間Tが変動するのを防止することができる。

【0031】(実施例2)図2は、本発明の第2の実施例に係わる遅延回路の基本構成を示すプロック図である。なお、図1と同一部分には同一符号を付して、その詳しい説明は省略する。

【0032】先に説明した第1の実施例では、遅延回路の入力信号が蓄電回路10にのみ入力されているが、本実施例では、入力信号を蓄電回路10と増幅回路20の両方に入力させている。

20 【0033】このような構成であれば、増幅回路20を常に動作させるのではなく、入力される信号がその論理を反転したときに動作させることができ、これにより消費電力の低減をはかることが可能となる。

【0034】(実施例3)図3は、本発明の第3の実施例に係わる遅延回路の具体的構成を示す回路構成図である。この図には、蓄電回路10の具体的な回路図が含まれている。即ち、入力信号Vinは、ソースが電源Vccに接続されたpチャネルトランジスタQn1の各ゲートに入力される。Qp3のドレインは、ソースが電源Vccに接続されたpチャネルトランジスタQp1、Qp2の各ゲートに接続されている。Qp1のゲートはドレインに接続され、このドレインとQn1のドレインとの間には、抵抗R1、R2が直列に接続されている。そして、R1、R2の接続点は増幅回路20の一入力端に接続されている。

【0035】I1の出力は、Qp2のドレインと接地端との間に接続されたnチャネルトランジスタQn2のゲートに入力される。Qp2のドレインは、第1のノードが電源Vccに接続されたコンデンサC3の第2のノードに接続されると共に、増幅回路20の+入力端に接続されている。

【0036】このような構成において、スタンドバイ時には入力信号Vinはローとなっており、増幅回路20の一端子にはハイが、+端子にはローがそれぞれ入力されている。その結果、出力信号Voutはローとなる。アクティブ時、即ち入力信号Vinがローからハイになると、増幅回路20の一端子にはpチャネルトランジスタQp1の電流供給能力と抵抗素子R1及びR2の抵抗値で決まる定電圧Vrefが入力される。

【0037】ここで、nチャネルトランジスタQn1の電 流供給能力は十分大きく設定される。 増幅回路20の+ 端子に入力される電圧Vcap 、即ちpチャネルトランジ スタQp2のドレイン電圧がQp2のゲート電圧に等しくな るまではQp2は飽和領域で動作し、定電圧Vref はQp2 のゲート電圧より低いため、Qp2を流れる電流は一定と なり、増幅回路20の+端子に入力される電圧Vcap は、時間に比例して増加する。増幅回路20の+端子に 入力される電圧Vcap が定電圧Vref より大きくなる*

Vref =
$$Vgp \times r2 / (r1 + r2)$$

I ref = $Vgp / (r1 + r2)$

 $I cap = I ref \times gm2/gm1$

このようにして、入力信号Vinがローからハイになって から、出力信号Voutがローからハイになるまでの遅延※

$$= \alpha \times r 2 \times c$$

$$\alpha = g m 1 / g m 2$$

で与えられる。従って、遅延時間Tは電源電圧やpチャ ネルトランジスタのしきい電圧には依存しない。また、★

$$\alpha > 1$$

とすることによって、与えられた遅延時間に対して、本 20 nチャネルトランジスタQn10 は、スタンドバイ時にキ 発明による遅延回路は、遅延時間が抵抗素子の抵抗値と 容量素子の容量値との積で与えられる、従来の遅延回路 に比べ回路面積を小さくできる。また、第2の従来例と 比べ、同一の回路面積では貫通電流を小さくでき、同一 の貫通電流値では回路面積を小さくできる利点がある。

【0040】なお、入力信号Vin、信号電圧Vout 、増 幅回路20の+端子に入力される電圧Vcap、定電圧V ref の波形を図4に示す。

【0041】 (実施例4) 図5は、本発明の第4の実施 例に係わる遅延回路の具体的構成を示す回路構成図であ る。この図には、増幅回路20の具体的な回路図が含ま れている。

【0042】蓄電回路10は、pチャネルトランジスタ Qp3,4,9,10 、抵抗素子R3 、nチャネルトランジスタ Qn3,4,10 で構成されている。 増幅回路20は、pチャ ネルトランジスタQp5,6,7,8,11 及びnチャネルトラン ジスタQn5,6,7,8,9及びインバータ I 3,4,5 で構成され

【0043】このような構成において、スタンドバイ時 には入力信号 Vinはローとなっている。従って、pチャ 40 ネルトランジスタQp4がオンしているため、pチャネル トランジスタQp3,10 はオフしている。また、nチャネ ルトランジスタQn3がオフしているため、蓄電回路10 では貫通電流は流れない。さらに、nチャネルトランジ スタQn7,8はオフし、かつインバータ 13 の入力電圧が pチャネルトランジスタQpl1 により電源電圧に固定さ れているため、増幅回路20では貫通電流は流れない。

【0044】また、nチャネルトランジスタQn4、pチ ャネルトランジスタQp5はオン、nチャネルトランジス タQn9、pチャネルトランジスタQp6はオフしている。

*と、増幅回路20の出力はローからハイに変わる。

【0038】pチャネルトランジスタQp1のゲート電圧 をVgp、Qp1を流れる電流値をIref、pチャネルトラ ンジスタQp2を流れる電流値を I cap 、抵抗素子R1 及 びR2 の抵抗値をそれぞれr1, r2、Qp1, Qp2のコ ンダクタンスをそれぞれgml, gm2、容量素子C3 の容 量値をcとすると、次式が成立する。

10

[0039]

... (2)

... (3)

※時間Tは、T=c×Vref / I cap

... (4)

... (5)

★一般に遅延回路の回路面積は、遅延時間が長くなるに従 って大きくなる。(4) 式より、

... (6)

ャパシタであるpチャネルトランジスタQp9のゲート電 位を接地しておくために用いられる。

【0045】入力信号Vinがローからハイになると、p チャネルトランジスタQp4,11 、nチャネルトランジス タQn10 はオフ、pチャネルトランジスタQp6、nチャ ネルトランジスタQn3,7,8はオンする。 増幅回路20の 第1の入力電位Vref は、固定された電源電圧に対して 一定の電位となる。

【0046】キャパシタであるpチャネルトランジスタ Qp9が充電されインバータ I 3 の入力電位がハイからロ ーになると、出力信号Vout はローからハイに変わる。 このとき、nチャネルトランジスタQn9がオン、nチャ ネルトランジスタQn4、pチャネルトランジスタQp5は オフする。従って、出力信号Vout がハイになってから 以降、蓄電回路10及び増幅回路20は貫通電流を流さ ない。さらに、インバータ I3 、nチャネルトランジス タQn8,9によって、入力信号Vinがローになるまでイン パータ 13 の入力電位と出力電位がそれぞれロー、ハイ にラッチされ、出力信号Vout のハイはラッチされる。

【0047】ところで、キャパシタQp9をpチャネルト ランジスタQp10 によって充電する電流の大きさは、抵 抗素子R3 を流れる電流の大きさに比例し、その比例係 数はpチャネルトランジスタQp3のコンダクタンスに対 するpチャネルトランジスタQp10 のコンダクタンスの 比となる。nチャネルトランジスタQn3のドレイン電圧 をそのゲート電圧によらず接地レベルにするようにnチ ャネルトランジスタQn3.4の大きさを設定しておけば、 抵抗素子R3 を流れる電流の大きさは増幅回路20の第 1の入力電位Vref に比例する。

50 【0048】従って、電源電圧やpチャネルトランジス

タのコンダクタンスが変化することによって増幅回路20の第1の入力電位Vrefが変化しても、増幅回路20の第1の入力電位Vrefに比例した電流でキャパシタQp9を充電することができ、その結果、電源電圧やpチャネルトランジスタのコンダクタンスの変化によらない一定の遅延時間を得ることができる。

【0049】回路面積を小さくする立場から言うと、回 I cap = I 路面積の主要部、即ち抵抗素子R3、pチャネルトラン このように ジスタQp3,10、キャパシタQp9の合計面積を小さくす から、出っ る必要がある。pチャネルトランジスタQp3のコンダク 10 時間Tは、 タンスに対するpチャネルトランジスタQp10 のコンダ クタンスの比を十分小さくすれば、抵抗素子R3 とキャ $= \beta \times r8$ パシタQp9の合計面積は小さくできる。 $\beta = gm80$

【0050】ところで、電源電圧にノイズがのる場合があるときも誤動作しないように、キャパシタQp9は一端を電源電圧に接続されている。pチャネルトランジスタQp3のコンダクタンスを抵抗素子R3のそれよりも十分大きくしておくことにより、増幅回路20の第1の入力電位VrefとキャパシタQp9のゲート電位Vcapは、電源電圧のノイズと同じ振幅で同期して振幅し、従って遅迎回路に誤動作は生じない。このとき、接地レベルのノイズによっても誤動作しないのは、増幅回路20の第1の入力電位VrefとキャパシタQp9のゲート電位Vcapが共に、接地レベルのノイズによる変化がないためである。

【0051】(実施例5)図6は、本発明の第5の実施例に係わる遅延回路の具体的構成を示す回路構成図である。この図には、蓄電回路10の具体的な回路図が含まれている。

【0052】スタンドバイ時には入力信号Vinはローと 30 なっており、増幅回路20の一端子にはハイが、+端子にはローがそれぞれ入力されている。その結果、出力信号Voutはローとなる。アクティブ時、即ちVinがローからハイになると、増幅回路20の+端子にはnチャネルトランジスタQn80の電流供給能力と抵抗素子R80の抵抗値で決まる定電圧Vrefが入力される。ここで、pチャネルトランジスタQp80の電流供給能力は十分大きく設定される。

【0053】増幅回路20の一端子に入力される電圧V cap、即ちnチャネルトランジスタQn81のドレイン電圧が、nチャネルトランジスタQn81のゲート電圧に等しくなるまでは、nチャネルトランジスタQn81は飽和領域で動作するため、nチャネルトランジスタQn81を流れる電流は一定となり、増幅回路20の一端子に入力される電圧Vcapは、時間に比例して減少する。増幅回路20の一端子に入力される電圧Vcapが定電圧Vrefより小さくなると、増幅回路20の出力はローからハイに変わる。

【0054】電源電圧をVcc、n チャネルトランジスタ ている。p チャネルトランジスタQp92 は、スタンドパ Qn80 を流れる電流値を Iref 、n チャネルトランジス 50 イ時にキャパシタであるn チャネルトランジスタQn93

12

[0055]

 $I ref = (Vcc - Vref) / r 80 \qquad \cdots (7)$

 $I cap = I ref \times gm81 / gm80 \qquad \cdots (8)$

このようにして、入力信号Vinがローからハイになって から、出力信号Voutがローからハイになるまでの遅延 時間Tは、

 $T = c 80 \times (Vcc - Vref) / Icap$

量値をc80とすると、次式が成立する。

 $= \beta \times r \, 80 \times c \, 80 \qquad \qquad \cdots \quad (9)$

 $\beta = g m80 / g m81 \qquad \cdots (10)$

で与えられる。従って、遅延時間Tは電源電圧、nチャネルトランジスタのしきい電圧には依存しない。また、一般に遅延回路の回路面積は、遅延時間が長くなるに従って大きくなる。(9) 式より、

 $\beta > 1$ ···(11)

とすることによって、与えられた遅延時間に対して、本 発明による遅延回路は、遅延時間が抵抗素子の抵抗値と 容量素子の容量値との積で与えられる、従来の遅延回路 に比べ回路面積を小さくできる。特に、マイクロ秒程度 より長い遅延時間の遅延回路で有効である。

【0056】なお、入力電圧Vin、出力電圧Vout 、増幅回路20の一端子に入力される電圧Vcap、定電圧Vref の波形を図7に示す。

(実施例6)図8は、本発明の第6の実施例に係わる遅延回路の具体的構成を示す回路構成図である。この図には、増幅回路20の具体的な回路図が含まれている。

30 【0057】 蓄電回路10は、pチャネルトランジスタ Qp90,91,92、抵抗素子R90、nチャネルトランジスタ Qn90,91,92,93で構成されている。増幅回路20は、p チャネルトランジスタQp93,94,95,96,97,98及びnチャ ネルトランジスタQn94,95,96,97、及びインバータI9 1,92 で構成されている。

【0058】このような構成において、スタンドバイ時には、入力信号Vinはローとなっている。従って、nチャネルトランジスタQn92がオンしているため、nチャネルトランジスタQn90,91はオフしている。また、pチャネルトランジスタQp90がオフしているため、蓄電回路10では貫通電流は流れない。さらに、nチャネルトランジスタQn96とpチャネルトランジスタQp97はオフし、かつインバータI91の入力電圧がnチャネルトランジスタQn97により接地電位に固定されているため、増幅回路20では貫通電流は流れない。

【0059】また、pチャネルトランジスタQp91、pチャネルトランジスタQp96 はオン、pチャネルトランジスタQp97 はオフしている。pチャネルトランジスタQp97 は、スタンドバイ時にキャパシタであるnチャネルトランジスタQp93

のゲート電位を電源電圧に充電しておくために用いられ

【0060】入力信号Vinがローからハイになると、n チャネルトランジスタQn92,97、pチャネルトランジス タQp90,91,95,97、nチャネルトランジスタQn96 はオ ンする。増幅回路20の第1の入力電位Vref は、固定 された電源電圧に対して一定の電位となる。

【0061】キャパシタであるnチャネルトランジスタ Qn93 が放電されインパータ I 91の入力電位がローから ハイになると、出力信号Vout はローからハイに変わ る。このとき、pチャネルトランジスタQp98 がオン、 pチャネルトランジスタQp91,96はオフする。従って、 出力信号Vout がハイになってから以降、蓄電回路10 及び増幅回路20は貫通電流を流さない。さらに、イン バータ I 91、p チャネルトランジスタ Qp97, 98によっ て、入力信号Vinがローになるまでインパータ I 91の入 力電位と出力電位がそれぞれハイ、ローにラッチされ、 出力信号Vout のハイはラッチされる。

【0062】ところで、キャパシタQn93をnチャネル トランジスタQn91 によって放電する電流の大きさは、 抵抗素子R90を流れる電流の大きさに比例し、その比例 係数はnチャネルトランジスタQn90 のコンダクタンス に対するnチャネルトランジスタQn91 のコンダクタン スの比となる。pチャネルトランジスタQp90 のドレイ ン電圧を電源電圧レベルにするようにpチャネルトラン ジスタQp90,91の大きさを設定しておけば、抵抗素子R 90を流れる電流の大きさは電源電圧Vccと増幅回路20 の第1の入力電位Vref と電源電圧Vccの差に比例す

【0063】従って、電源電圧やnチャネルトランジス タのコンダクタンスが変化することによって増幅回路2 0の第1の入力電位Vref が変化しても、増幅回路20 の第1の入力電位Vref に比例した電流でキャパシタQ n93 に蓄えられている電荷を放電することができ、その 結果、電源電圧やnチャネルトランジスタのコンダクタ ンスの変化によらない一定の遅延回路を得ることができ る。

【0064】回路面積を小さくする立場から言うと、回 路面積の主要部、即ち抵抗素子R90、nチャネルトラン ジスタQn90,91、キャパシタQn93 の合計面積を小さく する必要がある。nチャネルトランジスタQn90 のコン ダクタンスに対するnチャネルトランジスタQn91 のコ ンダクタンスの比を十分小さくすれば、抵抗素子R90と キャパシタQn93 の合計面積は小さくできる。

【0065】ところで、電源電圧にノイズがのる場合が あるときも誤動作しないように、キャパシタQn93 は一 端が接地されている。nチャネルトランジスタQn90の コンダクタンスを抵抗素子R90のそれよりも十分大きく しておくことによって、増幅回路20の第1の入力電位 Vref とキャパシタQn93 のゲート電位Vcap は、接地 50 比例する複数の定電流を出力する定電流発生部12 と、

14

レベルのノイズと同じ振幅で同期して振幅し、従って遅 延回路に誤動作は生じない。このとき、電源電圧のノイ ズによっても誤動作しないのは、増幅回路20の第1の 入力電位Vref とキャパシタQn93 のゲート電位Vcap が共に、電源電圧のノイズによる変化がないためであ

(実施例7) 図9は、本発明の第7の実施例に係わる遅 延回路の基本構成を示すプロック図である。 蓄電回路 1 0は、互いに比例関係にある複数の定電圧を発生する定 電圧発生部11と、これら複数の定電圧のうちの1つの 電圧を入力とし、この入力電圧と第1の電源電圧の差に 比例する定電流を出力する定電流発生部12と、この定 電流で蓄電されるキャパシタ13 (C10) で構成され る。増幅回路20は、定電圧発生部11の出力のそれぞ れとキャパシタC10の蓄電ノード電圧との差を増幅す る。このとき、遅延回路の総素子数は必要となる遅延時 間の数に比例しない。というのは、必要となる遅延時間 の数が1つ増える毎に増幅回路20を1つ増やせばよい からである。従って、従来に比べ総素子数は少数でよ 20 Vi.

【0066】図10は、本実施例をより具体的に示す回 路構成図である。また、図11は回路動作を説明するた めの図である。定電圧発生部11は、pチャネルトラン ジスタQp61、抵抗素子R61, …, R6N、nチャネルト ランジスタQn61 、で構成されている。定電流発生部1 2は、pチャネルトランジスタQp62 を基本要素とす る。スタンドバイ時には、入力信号Vinはローとなって いる。従って、pチャネルトランジスタQp63 がオンす るためpチャネルトランジスタQp62 はオフ、nチャネ ルトランジスタQn61 はオフ、nチャネルトランジスタ Qn62 がオンしているためキャパシタC61の一端の電圧 Vcap はグランドレベルになっている。

【0067】入力信号Vinがローからハイになると、n チャネルトランジスタQn62、 pチャネルトランジスタ Qp63 はオフ、pチャネルトランジスタQp61,62、nチ ャネルトランジスタQn61 はオンする。増幅回路20の 第1の入力電位Vref1, …, VrefNは、固定された電源 電圧に対して一定の電位となる。キャパシタC61の一端 の電圧Vcap は時間に対して一定に増加し、Vcap がV refn (1≤n≤n) 以上になるとVoutnはレベルを反転 する。

【0068】このようにして本実施例の遅延回路は、必 要となる遅延時間の数が1つ増える毎に増幅回路20を 1つ増やせばよいから、従来に比べ総素子数は少数でよ くなる。

(実施例8) 図12は、本発明の第8の実施例に係わる 遅延回路の基本構成を示すプロック図である。蓄電回路 10は、定電圧を発生する定電圧発生部11と、この定 電圧を入力とし、この入力電圧と第1の電源電圧の差に

これらの定電流で蓄電されるキャパシタ13 (C20, …, C2N) で構成される。増幅回路20は、定電圧発生 部11の出力とキャパシタC20, …, C2Nの蓄電ノード 電圧のそれぞれとの差を増幅する。このとき、遅延回路 の総素子数は必要となる遅延時間の数に比例しない。と いうのは、必要となる遅延時間の数が1つ増える毎に増 幅回路20と定電流発生部12とキャパシタを1つ増や せばよいからである。従って、従来に比べ総素子数は少 数でよい。

【0069】図13は、本実施例をより具体的に示す回 10 路構成図である。また、図14は回路動作を説明するた めの図である。定電圧発生部11は、pチャネルトラン ジスタQp71 、抵抗素子R71、nチャネルトランジスタ Q071 、で構成されている。定電流発生部12は、それ ぞれpチャネルトランジスタQp73,74, …, 7Mである。 スタンドバイ時には、入力信号Vinはローとなってい る。従って、pチャネルトランジスタQp72 がオンする ためpチャネルトランジスタQp73,74, …, 7Mはオフ、 nチャネルトランジスタQn71 がオフ、nチャネルトラ ンジスタQn73,74, …, 7Mはオンしているためキャパシ 20 夕 C 73, 74, …, 7Mの一端の電圧、それぞれ V cap1、…、 VcapNはグランドレベルになっている。

【0070】入力信号Vinがローからハイになると、n チャネルトランジスタQn73,74, …, 7M、pチャネルト ランジスタQp72 はオフ、pチャネルトランジスタQp7 3,74, …, 7M、n チャネルトランジスタQn71 はオンす る。増幅回路20の第1の入力電位Vref は、固定され た電源電圧に対して一定の電位となる。キャパシタC7 3,74,…, 7Mの一端の電圧、それぞれVcap1, …, Vcap Nは時間に対してそれぞれ一定の割合で増加し、Vcapn 30 (1≤n≤N) がVref 以上になるとVoutnはレベルを 反転する。

【0071】このようにして本実施例の遅延回路は、必 要となる遅延時間の数が1つ増える毎に、増幅回路20 と定電流を発生するpチャネルトランジスタとこの定電 流で蓄電されるキャパシタを1つずつ増やせばよいか ら、従来に比べ総素子数は少数でよい。

(実施例9) 図15は、本発明の第9の実施例に係わる 遅延回路の基本構成を示すプロック図である。蓄電回路 10は、互いに比例関係にある複数の定電圧を発生する 定電圧発生部11と、これら複数の定電圧のうち1つの 電圧を入力とし、この入力電圧に比例する定電流を出力 する複数の定電流発生部12と、この定電流で蓄電され るキャパシタ13 (C30, …, C3N) で構成される。増 幅回路20は、定電圧発生部11の出力のそれぞれとキ ャパシタC30、…、C3Nの蓄電ノード電圧との差を増幅 する。このとき、遅延回路の総素子数は必要となる遅延 時間の数に比例しない。というのは、必要となる遅延時 間の数が1つ増える毎に増幅回路20を1つ又は増幅回

16 せばよいからである。従って、従来に比べ総素子数は少 数でよい。

【0072】図16,17は本実施例をより具体的に示 す回路構成図である。また、図18は回路動作を説明す るための図である。定電圧発生部11は、pチャネルト ランジスタQp1001 、抵抗素子R1000, R1010, …, R N、nチャネルトランジスタQn1001 、で構成されてい る。定電流発生部12は、pチャネルトランジスタQp1 010,1020、…、L である。スタンドバイ時には、入力信 号Vinはローとなっている。従って、pチャネルトラン ジスタQp1001 がオンするため p チャネルトランジスタ Qp1010, 1020, …, L はオフ、nチャネルトランジスタ Qn1000 がオフ、nチャネルトランジスタQn1010,102 0, …, L はオンしているためキャパシタ C1010, 1020, …,Lの一端の電圧、それぞれVcap1, …, VcapMはグラ ンドレベルになっている。

【0073】入力信号Vinがローからハイになると、n チャネルトランジスタQn1010,1020, …, L 、pチャネ ルトランジスタQp1001 はオフ、pチャネルトランジス タQp1000,1010, …, L 、nチャネルトランジスタQn1 000 はオンする。増幅回路20の第1の入力電位Vref 1, …, VrefNは、固定された電源電圧に対して一定の 電位となる。キャパシタC1010,1020,…, L の一端の電 圧、それぞれ V cap1, …, V capMは時間に対してそれぞ れ一定の割合で増加し、Vcapm (1≤m≤M) がVrefn (1≤n≤N) 以上になるとVoutnm はレベルを反転す る。なお、入力信号Vinがローからハイになってから、 出力信号Voutnm がローからハイになるまでの時間をT nmと書くとき、任意のnに対するTnmの比、即ちTn1: Tn2:…: TnMはnによらず一定であり、また任意のm に対するTnmの比、即ちT1m: T2m:…: TNmはmによ らず一定である。

【0074】このようにして本実施例の遅延回路は、必 要となる遅延時間の数が1つ増える毎に増幅回路20を 1つ、又は増幅回路20と定電流を発生するpチャネル トランジスタとこの定電流で蓄電されるキャパシタを1 つずつ増やせばよいから、従来に比べ総素子数は少数で よい。

(実施例10) 図19は、本発明の第10の実施例に係 わる遅延回路の基本構成を示すプロック図である。蓄電 回路10は、互いに比例関係にある複数の定電圧を発生 する定電圧発生部11と、入力されるコマンドに応じて これら複数の定電圧の中から1つの電圧を選択する定電 流発生部入力信号スイッチ15と、選択された電圧を入 カとし、この入力電圧と第1の電源電圧の差に比例する 定電流を出力する定電流発生部12と、この定電流で蓄 電されるキャパシタ13 (C40) で構成される。増幅回 路20は、定電圧発生部11の1つの出力電圧とキャパ シタC40の蓄電ノード電圧との差を増幅する。こうし 路20と定電流発生部12とキャパシタを1つずつ増や50て、入力されるコマンドに応じて遅延時間を変え得る信

号を出力する遅延回路は、それが有する遅延時間の数が 増えても、定電流発生部入力信号スイッチ数を増やすだ けでよい。従って、従来に比べ総素子数は少数でよい。

【0075】図20は、本実施例をより具体的に示す回 路構成図である。また、図21(a)(b)は回路動作 を説明するための図である。定電圧発生部11は、pチ ャネルトランジスタQp91 、抵抗素子R91,92 、nチャ ネルトランジスタQn91 、で構成されている。定電流発 生部12は、pチャネルトランジスタQp95 である。さ ルトランジスタQn92,93、pチャネルトランジスタQp9 2,93、インバータ I 92で構成されている。

【0076】スタンドバイ時には、入力信号Vinはロー となっている。従って、pチャネルトランジスタQp94 がオンするためpチャネルトランジスタQp91,95はオ フ、nチャネルトランジスタQn91 がオフ、nチャネル トランジスタQn94 はオンしているためキャパシタC91 の一端の電圧Vcap はグランドレベルになっている。

【0077】入力信号Vinがローからハイになると、n チャネルトランジスタQn94、pチャネルトランジスタ 20 Qp94 はオフ、pチャネルトランジスタQp91,95、nチ ャネルトランジスタQn91 はオンする。 増幅回路20の 第1の入力電位Vref は、コマンドCMDがローである ときはVref =VAが、またコマンドCMDがハイであ るときはVref = VBがそれぞれ成立する。一方、キャ パシタC91の一端の電圧Vcap はコマンドCMDのレベ ルによらず時間に対して一定の割合で増加する。このよ うにして、コマンドCMDがローのときの遅延時間TA とコマンドCMDがハイのときの遅延時間TBの比は、 定電圧VAとVBの比、即ち抵抗値r92と (r91+r9 30 2) の比に等しくなる。ここで、 r91, r92はそれぞれ 抵抗素子R91, R92の抵抗値を表す。

【0078】このようにして、入力されるコマンドに応 じて遅延時間を変え得る信号を出力する遅延回路は、そ れが有する遅延時間の数が増えても、定電流発生部入力 信号スイッチ15のスイッチ数を増やすだけでよい。従 って、従来に比べ総素子数は少数でよい。

(実施例11) 図22は、本発明の第11の実施例に係 わる遅延回路の基本構成を示すプロック図である。蓄電 回路10は、一定電圧を発生する定電圧発生部11と、 この定電圧を入力とし、この入力電圧に比例する定電流 を出力する複数の定電流発生部12と、入力されるコマ ンドに応じてこれら複数の定電流の中から1つの電流を 選択する定電流発生部入力信号スイッチ15と、選択さ れた電流を入力とし、この定電流で蓄電されるキャパシ タ13 (C50) で構成される。増幅回路20は、定電圧 発生部11の出力電圧とキャパシタC50の蓄電ノード電 圧との差を増幅する。こうして、入力されるコマンドに 応じて遅延時間を変え得る信号を出力する遅延回路は、 それが有する遅延時間の数が増えても、定電流発生部1 50 フする定電流発生部入力信号スイッチ15と、選択され

2と定電流発生部入力信号スイッチ15のスイッチ数を それぞれ同数増やすだけでよい。従って、従来に比べ総 素子数は少数でよい。

18

【0079】図23は、本実施例をより具体的に示す回 路構成図である。また、図24 (a) (b) は回路動作 を説明するための図である。定電圧発生部11は、pチ ャネルトランジスタQp101、抵抗素子R101 、nチャネ ルトランジスタQn101、で構成されている。定電流発生 部12は、pチャネルトランジスタQp103, 104である。 らに、定電流発生部入力信号スイッチ15は、nチャネ 10 さらに、定電流発生部入力信号スイッチ15は、nチャ ネルトランジスタQn103,104、pチャネルトランジスタ Qp105,106、インバータ I 102 で構成されている。

> 【0080】スタンドバイ時には、入力信号Vinはロー となっている。従って、pチャネルトランジスタQp102 がオンするため p チャネルトランジスタ Qp101, 103, 104 はオフ、nチャネルトランジスタQn101がオフ、nチャ ネルトランジスタQn102はオンしているためキャパシタ C101 の一端の電圧Vcap はグランドレベルになってい

【0081】入力信号Vinがローからハイになると、n チャネルトランジスタQn102、pチャネルトランジスタ Qp102はオフ、pチャネルトランジスタQp101, 102, 10 3、nチャネルトランジスタQn101はオンする。キャパ シタC101 は、コマンドCMDがローであるときはpチ ャネルトランジスタQp103によって、またコマンドCM DがハイであるときはpチャネルトランジスタQp104に よってそれぞれ充電される。一方、増幅回路20の第1 の入力電位Vref はコマンドCMDのレベルによらずな い一定電圧である。キャパシタC101 の一端の電圧Vca p が時間に対して一定に増加する割合は、キャパシタC 101 を充電する p チャネルトランジスタのコンダクタン スに反比例する。このようにして、コマンドCMDがロ ーのときの遅延時間TAとコマンドCMDがハイのとき の遅延時間TBの比は、Vcap の時間に対する傾きの逆 数の比、即ちpチャネルトランジスタQp103,104のコン ダクタンスの逆数の比に等しくなる。

【0082】このようにして、入力されるコマンドに応 じて遅延時間を変え得る信号を出力する遅延回路は、そ れが有する遅延時間の数が増えても、定電流発生部12 と定電流発生部入力信号スイッチ15のスイッチ数を増 やすだけでよい。従って、従来に比べ総素子数は少数で よい。

(実施例12) 図25は、本発明の第12の実施例に係 わる遅延回路の基本構成を示すプロック図である。この 実施例は第11の実施例の改良であり、蓄電回路10 は、一定電圧を発生する定電圧発生部11と、この定電 圧を入力とし、この入力電圧と第1の電源電圧の差に比 例する定電流を出力する2つの定電流発生部12と、入 力される2つのコマンドCMD1, 2に応じてオン・オ た電流を入力とし、この定電流で蓄電されるキャパシタ 13 (C50) で構成される。増幅回路20は、定電圧発 生部11の出力電圧とキャパシタC50の蓄電ノード電圧 との差を増幅する。

【0083】なお、本実施例では、スイッチ15は少な くとも一方がオンするように制御する。そして、スイッ チ15の一方がオンしている場合と両方がオンしている 場合で定電流量が異なるため、遅延時間が異ならせるこ とができる。また、2つの定電流発生部12は同じ電流 を発生するものであってもよいが、各々を異なる電流値 10 を発生するものにすれば、スイッチ15の一方と他方で 遅延時間を異ならせることができ、3種類の遅延時間を 得ることができる。

【0084】こうして、入力されるコマンドに応じて遅 延時間を変え得る信号を出力する遅延回路は、それが有 する遅延時間の数が増えても、定電流発生部12と定電 流発生部入力信号スイッチ15のスイッチ数をそれぞれ 同数(若しくはそれ以下)増やすだけでよい。従って、 従来に比べ総素子数は少数でよい。

路構成図である。また、図27(a)(b)(c)は回 路動作を説明するための図である。 定電圧発生部 1 1 は、pチャネルトランジスタQp111、抵抗素子R111 、 nチャネルトランジスタQn111、で構成されている。定 電流発生部12は、それぞれpチャネルトランジスタQ p113, 114である。さらに、定電流発生部入力信号スイッ チ15は、nチャネルトランジスタQn113,114、pチャ ネルトランジスタQp115,116、インバータ I 112,113 で 構成されている。

【0086】スタンドバイ時には、入力信号 Vinはロー 30 となっている。従って、pチャネルトランジスタQp112 がオンするため p チャネルトランジスタ Qp111, 113, 114 はオフ、nチャネルトランジスタQn111がオフ、nチャ ネルトランジスタQn112はオンしているためキャパシタ C111 の一端の電圧Vcap はグランドレベルになってい

【0087】入力信号Vinがローからハイになると、n チャネルトランジスタQn12、pチャネルトランジスタ Qp112はオフ、pチャネルトランジスタQp111,113,11 4、n チャネルトランジスタQn111はオンする。キャパ 40 シタC111 は、コマンドCMD1がハイかつコマンドC MD2がローであるときはpチャネルトランジスタQp1 13によって、またコマンドCMD 1 がローかつコマンド CMD 2 がハイであるときはpチャネルトランジスタQ p114によって、さらにコマンドCMD 1 かつコマンドC MD 2 がハイであるときは p チャネルトランジスタ Qp1 13,114の両方によってそれぞれ充電される。

【0088】一方、増幅回路20の第1の入力電位Vre 「はコマンドCMD1及びコマンドCMD2のレベルに 圧Vcap が時間に対して一定に増加する割合は、キャパ シタC111 を充電するpチャネルトランジスタのコンダ クタンスに反比例する。このようにして、コマンドCM D1がハイかつコマンドCMD2がローのときの遅延時 間TAとコマンドCMD1がローかつコマンドCMD2 がハイのときの遅延時間TBとコマンドCMD 1かつコ

20

マンドCMD2がともにハイのときの遅延時間TCの比 は、Vcap の時間に対する傾きの逆数の比、即ちpチャ ネルトランジスタQp103のコンダクタンスの逆数とpチ ャネルトランジスタQp104のコンダクタンスの逆数とp チャネルトランジスタQp103とQp104のコンダクタンス

の和の逆数の比に等しくなる。

【0089】このようにして、入力されるコマンドに応 じて遅延時間を変え得る信号を出力する遅延回路は、そ れが有する遅延時間の数が増えても、定電流発生部12 と定電流発生部入力信号スイッチ15のスイッチ数を増 やすだけでよい。従って、従来に比べ総素子数は少数で よい。

(実施例13) 図28は、本発明の第13の実施例に係 【0085】図26は、本実施例をより具体的に示す回 20 わる遅延回路の基本構成を示すプロック図である。この 実施例は第8の実施例の改良であり、蓄電回路10は、 定電圧を発生する定電圧発生部11と、この定電圧を入 力とし、この入力電圧に比例する定電流を出力する2つ の定電流発生部12,12′と、こられの定電流で蓄電 されるキャパシタ13, 13′ (C10, C20) で構成さ れる。増幅回路20,20′は、定電圧発生部11の出 カのそれぞれとキャパシタC10, C20の蓄電ノード電圧 との差を増幅する。ここで、定電流発生部12は入力信 号により起動されるが、定電流発生部12~は入力信号 ではなく、増幅回路20の出力を受けて起動されるよう

> 【0090】このような構成であっても、遅延回路の総 素子数は必要となる遅延時間の数に比例しない。という のは、必要となる遅延時間の数が1つ増える毎に増幅回 路20と定電流発生部12とキャパシタ13を1つ増や せばよいからである。従って、従来に比べ総素子数は少 数でよい。

【0091】図29は、本実施例をより具体的に示す回 路構成図である。また、図30はこれを説明するための 図である。

【0092】定電圧発生部11は、pチャネルトランジ スタQp201、nチャネルトランジスタQn200、抵抗素子 R200 から構成されている。スタンバイ時には、入力V inはローとなっており、電圧Vref はpチャネルトラン ジスタQp200によって電源電圧まで充電されている。入 カVinがハイになると、電圧Vref はpチャネルトラン ジスタQp201のトランスコンダクタンスと抵抗素子R20 0 のコンダクタンスの比によって決まる定電圧になる。 ここで、nチャネルトランジスタQn200のトランスコン よらない一定電圧である。キャパシタ C111 の一端の電 50 ダクタンスを抵抗素子 R200 のコンダクタンスに比べ十

分大きくしておき、抵抗素子R200 を流れる電流を定電 圧Vref に比例した大きさにしている。

【0094】このようにして本実施例では、1番目の出 を示す回路構成図。カVout1に係わるキャパシタC200は入力Vinによって アクティブになり、2番目の出力Vout2に係わるキャパ めの図。シタC201は1番目の出力Vout1によってアクティブに は31番目の出力Vout1によってアクティブに は31番目の出力Vout1によってアクティブに は31番目の出力Vout1によってアクティブに は31番目の出力Vout1によってアクティブに は31 番目の出力Vout1によってアクティブに は31 第8 の9 を示すプロック図。 に、増幅回路20と定電流を発生する p チャネルトラン ジスタとこの定電流で蓄電されるキャパシタを1つずつ 20 を示す回路構成図。 増やせばよいから、従来に比べ総素子数は少数でよい。 【図14】第8 の9

【0095】なお、本発明は上述した各実施例に限定されるものではなく、その要旨を逸脱しない範囲で、種々変形して実施することができる。

[0096]

【発明の効果】以上説明したように本発明(請求項1) を示す回によれば、第1の電位を発生する定電圧発生部、第1の電位と第1の電源電圧の差に比例した電流を発生する定電流発生部、及び定電流が蓄積されて第2の電位を発生するコンデンサからなる蓄電回路と、この蓄電回路の第 30 めの図。 1及び第2の電位の差を増幅回路とで遅延回路を構成することにより、電源電圧レベル、接地レベルやトランジスタのコンダクタンスが変動しても安定な遅延時間を有し得るだけでなく、回路面積や消費電流を小さくすることが可能な遅延回路を実現することが可能となる。 【図2

【0097】また、本発明(請求項5)によれば、請求項1における定電圧発生部の出力電圧を複数にしたり、請求項1における定電流発生部、キャパシタ、増幅回路等を必要に応じて複数個設けることにより、最小限の回路増加で複数種の遅延時間を達成することができ、素子 40面積の縮小化をはかることが可能となる。

【図面の簡単な説明】

【図1】第1の実施例に係わる遅延回路の基本構成を示すプロック図。

【図2】第2の実施例に係わる遅延回路の基本構成を示すプロック図。

【図3】第3の実施例に係わる遅延回路の具体的構成を 示す回路構成図。

【図4】第3の実施例における入力電圧Vin, 出力電圧 Vout , 増幅回路2の+端子に入力される電圧Vcap , 定電圧Vref の波形を示す図。

【図5】第4の実施例に係わる遅延回路の具体的構成を 示す回路構成図。

22

【図6】第5の実施例に係わる遅延回路の具体的構成を 示す回路構成図。

【図7】第5の実施例における入力電圧Vin,出力電圧 Vout,増幅回路20の一端子に入力される電圧Vcap ,定電圧Vrefの波形を示す図。

【図8】第6の実施例に係わる遅延回路の具体的構成を 7 示す回路構成図。

【図9】第7の実施例に係わる遅延回路の基本構成を示すプロック図。

【図10】第7の実施例に係わる遅延回路の具体的構成を示す回路構成図。

【図11】第7の実施例における回路動作を説明するための図。

【図12】第8の実施例に係わる遅延回路の基本構成を 示すプロック図。

【図13】第8の実施例に係わる遅延回路の具体的構成 の を示す回路構成図。

【図14】第8の実施例における回路動作を説明するための図。

【図15】第9の実施例に係わる遅延回路の基本構成を 示すプロック図。

【図16】第9の実施例に係わる遅延回路の具体的構成を示す回路構成図。

【図17】第9の実施例に係わる遅延回路の具体的構成を示す回路構成図。

【図18】第9の実施例における回路動作を説明するた の めの図。

【図19】第10の実施例に係わる遅延回路の基本構成 を示すプロック図。

【図20】第10の実施例に係わる遅延回路の具体的構成を示す回路構成図。

【図21】第10の実施例における回路動作を説明する ための図。

【図22】第11の実施例に係わる遅延回路の基本構成を示すプロック図。

【図23】第12の実施例に係わる遅延回路の具体的構 0 成を示す回路構成図。

【図24】第12の実施例における回路動作を説明する ための図。

【図25】第13の実施例に係わる遅延回路の基本構成を示すプロック図。

【図26】第13の実施例に係わる遅延回路の具体的構成を示す回路構成図。

【図27】第13の実施例における回路動作を説明する ための図。

【図28】第14の実施例に係わる遅延回路の基本構成 50 を示すプロック図。

【図29】第14の実施例に係わる遅延回路の具体的構 成を示す回路構成図。

【図30】第14の実施例における回路動作を説明する ための図。

【図31】従来の遅延回路の第1の例を示す図。

【図32】従来の遅延回路の第2の例を示す図。

【図33】複数の遅延時間を得るための従来の遅延回路 の第1の例を示す図。

【図34】図33の回路における入出力波形を示す図。

【図35】複数の遅延時間を得るための従来の遅延回路 10 【…インバータ の第2の例を示す図。

【図36】図35の回路における入出力波形を示す図。 【符号の説明】

10…蓄電回路

11…定電圧発生部

12…低電流発生部

13…コンデンサ

15…スイッチ

20…增幅回路

60…単体遅延回路


Qp …pチャネルMOSトランジスタ

Qn …nチャネルMOSトランジスタ

R…抵抗素子


C…容量素子

[図1]




[図2]


24




[図3]










【図5】




【図12】









【図8】





【図9】




【図11】










Qn28










【図28】



【図29】







フロントページの続き

(72)発明者 山村 俊雄

神奈川県川崎市幸区堀川町580番地1号 株式会社東芝半導体システム技術センター 内